

PATENT ABSTRACTS OF JAPAN

(11)Publication number: 03-250735

(43) Date of publication of application: 08.11.1991

(51)Int.CI.

H01L 21/3205 H01L 21/82 H01L 27/04 H01L 27/118

(21)Application number: 02-047976 (71)Applicant: FUJITSU LTD

FUJITSU VLSI LTD


(22)Date of filing: 28.02.1990 (72)Inventor: MORITA AKIO


(54) SEMICONDUCTOR DEVICE

(57) Abstract:

PURPOSE: To easily estimate the power-supply drop value of a power-supply interconnection and to make an internal level easily uniform by a method wherein the power-supply drop value of the power-supply interconnection is changed nearly linearly with reference to an interconnection length.

CONSTITUTION: An internal cell region 2 on a substrate 1 is provided with internal cells 3 of M lines and N rows. Power-supply interconnections 5 of the same power supply are installed so as to be extended from one pair of input/output cell regions 4 faced in the line direction of the internal cell regions 2 up to at least one or more maximum (M-1)-th internal cells 3. As a result, the power-supply interconnections 5 with reference to the





individual internal cells 3 are formed without being missed and the power-supply interconnections 5 extended from one pair of faced input/output cell regions 4 are formed so as not to be crossed. In this manner, the power-supply drop value of the power- supply interconnections 5 is changed nearly linearly with reference to an interconnection length. Thereby, the power-supply drop value of the power-supply interconnections 5 can be estimated easily, a discrepancy between an initially estimated power-supply drop value and an actual power-supply drop value can be reduced, and an internal level can be made easily

uniform.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

99日本国特許庁(JP)

卵特許出類公開

⑫ 公 開 特 許 公 報 (A)

平3-250735

@Int.CI.5 H 01 L 21/3205 織別記号 庁內整理番号 @公開 平成3年(1991)11月8日

D 7514-5F

6810-5F

H 01 L

Z L M

審査請求 未請求 請求項の数 1

(金6買)

劉発明の名称 半導体装置

> 创特 平2-47976

魯田 平2(1990)2月28日

心発 明 愛知県春日井市高蔵寺町2丁目1844番2 - 富士通ヴイエル

エスアイ株式会社内

力 超 出面 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

翼 富士通ヴイエルエスア **⊕**#

愛知県春日井市高蔵寺町2丁目1844番2

イ株式会社

砂代 瓊 人 弁理士 并 桁 貞一 外2名

1. 発明の名称

半游体装置

2. 特許請求の範囲

基板(1)上の内部セル領域(2)に内部セル (3) を M 行 N 列 形 成 し、 基 板 (1) 外 周 の 入 出 カセル領域(4)から内部セル領域(2)に同一 電源の電源配線(5)を形成して各内部セル(3) に竜源を供給するようにした半導体装置において、

前記電源配線(5)を内部セル領域(2)の行 方向において対向する一対の入出力セル領域 (4) からそれぞれ少なくともし層以上最大(M~1) 國目の内部セル(3)まで、又は内部セル領域 (2)の列方向において対向する一対の入出力セ ル領域(4)からそれぞれ少なくとも「超以上最 大(N~~)個目の内部セル(3)まで延設する とともに、各内部セル (3) に対する電源配線 (5)の配線隔れがなく、かつ、対向する一対の 入出力セル領域(4)から延びる電源配線(5)

を交差しないように形成したことを特徴とする半

3. 発明の詳細な説明

[優婆]

半導体装置に係り、詳しくは内部セル領域の各 内部セルに対して電源を供給する電源配線に関し、

電源配線の電源トロップ値を配線長に対してほ ば線形的に変化させることにより、色原配線の電 原ドロップ値を見込み易くすることができるとと もに、当初見込んだ電源ドロップ値と実際の電源 ドロップ値とのずれを小さくすることができ、さ らに内部レベルの均一化を容易に行うことができ る半導体装置を提供することを唇的とし、

基板上の内部セル領域に内部セルをM行り列形 成し、整板外層の入出力セル領域から内部セル領 製に同一電源の電源配線を形成して各内部セルに 電源を供給するようにした半導体装置において、 前記載顔配線を内部セル領域の行方向において対

特別平 3-250735 (2)

向する一対の入出力セル領域からそれぞれ少なくとも1個以上最大(M-1) 翻目の内部セルまで、又は内部セル領域の列方向において対向する一対の入出力セル領域からそれぞれ少なくとも(個以上最大(N-1) 個目の内部セルまで延設するとともに、各内部セルに対する電源配線の配換漏れがなく、かつ、対向する一対の入出力セル領域から延びる電源配線を交換しないように形成した。

〔産業上の利用分野〕

本発明は単導体装置に係り、詳しくは内閣セル 領域の名内部セルに対して電源を供給する電源配 線に関するものである。

近年のゲートアレイ等の半導体装置は、ますます大規模で高集機なものが要求されている。そのため、大規模化、高集機化されても十分な電源マージンをもって半導体装置を動作させる必要がある。

[従来の技術]

ブ値と大きくずれることがあり、そのすれ分だけ 電源マージンが低下するという問題点があった。

本発明は上記問題点を解決するためになされたものであって、その目的は電源配線の電源ドロップ値を配線長に対してほぼ線形的に変化させることにより、電源配線の電源ドロップ値を見込んだ電源ドロップ値とのできるともに、当初見込んだ電源ドロップ値と関係の電源ドロップ値とのですることができるというに内部レベルの地でもくすることができる半導体装置を提供することにある。

【課題を解決するための事段]

第1図(a), (b)に本発明の一態様における原理説明図を示す。

基級1上の内部セル領域2はM行N列の内部セル3を構えている。同一電源の電源配線5は内部セル領域2の行方向において対向する一対の人出力セル領域4からそれぞれ少なくとも1個以上最大(M-1)個目の内部セル3まで延設されると

従来のゲートアレイとして、第8 図に示すように基板2 1 の内部セル領域2 2 の上下の対向電源の対する一対域2 3 を結ぶうに同一電源の入出力セル領域2 2 を結ぶり、第1 0 図に示すなりに対したり、第1 0 図に同いた。では、10 では、10 では、10

[発明が解決しようとする課題]

ところが、上記各電源配線24,25では内部 セル領域22におけるマクロの配置方法により電 渡の流れ方に色々なケースが発生し、電源配線 24,25の電源ドロップ値は配線長に対して非 線形的に変化する。このため、特に消費電力の大 きなマクロが集中して配置された場合、電源配線 の電源ドロップ値は当初見込んでいた電源ドロップ

ともに、各内部セル3に対する電源配線5の配線 漏れがなく、かつ、対向する一対の入出力セル領域もから延びる電源配線5が交差しないように形 或されている。

【炸用)

内部セル領域2において対向する一対の人出力 セル領域4から延びる同一電源の各電源配線5が 電源供給を受け待つ内略セル3のセル数が1 飼以 上最大(M-1)個の範囲で決まっており、各電 源配線5には割当てられたセル数の内部セル3に 流れる電流以外の流れ込みがない。従って、各電 源配線5の電源ドロップ値の見込みが容易になり、 内部レベルの均一化も容易になる。

[箕艇例]

以下、本発明をゲートアレイに具体化した一裏 施例を第2~8図に従って説明する。

尚、競明の便宜上、第1図と同様の構成については同一の符号を付して説明を一部省略する。

特開平3-250735(3)

第2図は基板」のほぼ4分の1の部分を示して おり、内部セル領域2には上側の人出力セル領域 4 Aから電源VCC(正電源)の複数の電源配線 6 が縦方向に延設され、各電源配線6は図示しない 内部セル領域2下側の入出力セル領域から延びる 他の同一電源の電源配線とは交わらない。又、内 郡セル領域2の左側の入出力セル領域4Bから電 源 V SE! (負電源) の複数の電源配線 7、及び電 源 V E62 (負電源)の複数の電源配線 8 が前記電 源配線 6 と異なる配線層において微方向に延設さ れ、各電源配線で、8も図示しない内部セル領域 2右側の人出力セル領域から延びる他の同一電源 の電源配線とは交わらない。

前記複数の電源配線7、8の電源下において内 部セル領域2には内部セル9がm行り列形成され るとともに、同じく電源配線で、8の電源下にお いて入出力セル領域4Bにはそれぞれ電源VEE1. VBE2 に対する電源変動補償親バイアスセル! 0, 11が形成されている。これらの電源変動補償銀 バイアスセル10、11からは、行方向(機方向)

このように、本実施例では電源VCCの各電源配 録 6 は縦方向に延設され、各電源配線 6 は入出力 セル領域IAから引き出されるだけで、他の間一 電源の電源配線とは内部セル領域2では交わらず、 各種源配線 6 には割当てられた所定数の内部セル 9に流れる電流以外の流れ込みがない。このため、 第2図において1、2、3、・・・、m-1、5番 目の各内部セル9までの電源配線6による電源ド ロップ値をほぼ直線的に大きくすることができ、 内部セルタに掛かる電線VCCは第7関に示すよう にほぼ直線的に低くなる。

文、電源VEELの各電源配線で、及び電源VEE2 の各電源配線8についても人出力セル領域4日か ら引き出されるだけで、それぞれ他の同一電源の 電源配線とは内部セル領域とでは交わらず、各電 顔配線?。 8には割当てられた蕨定数の内部セル 9に流れる電流以外の流れ込みがない。このため、 第2図において1, 2, 3, ・・・, n-i, n番 目の各内部セル9までの電源配線 1、 8による名 源ドロップ値をほぼ虚線的に大きくすることがで

にあるn 個の各内部セル9に対して基準パイアス レベルVRCM1、VRCM2を供給する供給配線12. 13が設けられている。

第3 図は電源変動補償報パイアスセル19, 1.1と内部セルタとの関係を示すものであり、内 部セル9は子パイアスセルトも、15とゲート回 路18とからなり、子パイアスセル14は供給配 練して、18を介してゲート回路16に基準バイ アスレベル VBB, VCS1 を供給し、子バイアスセ ルI5は鉄鉛配線19を介してゲート回路16に 器郎パイアスレベルVES2 を供給するようになっ ている。子パイアスセル14は第4図に示すよう に、電源配線 8 、 7 間に設けられた抵抗 R 1 ~ R3、トランジスクT1~T3及びダイオード D1、D2からなり、子バイアスセル13は第5 図に示すように、電源配線 6、8間に設けられた トランジスタT4,ダイオードD3及び低抗R4 からなる。又、ゲート回路16は第6図に示すよ うに、電源配線6~8間に設けられた抵抗R5~ R9及びトランジスタT5~T9からなる。

さ、内部セル9に掛かる電源VEEL、 VEE2 の電 **狂も第8図に示すようにほぼ直線的に高くなる。** 従って、各犯源配線 6~8の電源ドロップ値の見 込みを容易に行うことができる。

又、各電標配線6~8の電源ドロップ値の見込 みが容易になることにより、内部シベルの均一化 も容易になる。即ち、内部セル領域の基準バイア スレベルVBB, VCS1 , VCS2 、内部出力レベル VOUT のハイ及びローレベルを均一化するために は、電源VCCの電源配線(につながる抵抗尺) (第4図), 抵抗R5 (第6図)、電線VES!の 電源配線でにつながる抵抗尺で、尺3(第4図)。 抵抗R8(第6図)、及び電源V502の電源配線 8につながる抵抗R4(第5図),抵抗R9(第 6 図)を各電源配線 6 ~ 8 の電源ドロップ遊に応 じて調整してやればよい。第2図の例では抵抗 R1. R5 在1, 2, 3, · · · · m·l、 m 行每 に、抵抗R2, R3, R4, R3, R9を1、2. 3, ・・・、n-1、n列毎に調整を行えばよい。

尚、上記実施例では電源VCCの電源配線 6 を縦

特別平3-250735 (4)

[発明の効果]

以上詳述したように、本発明によれば電源配線の電源ドロップ値を配線長に対してほぼ線形的に変化させることにより、電源配線の電源ドロップ値を見込み弱くすることができるとともに、当初見込んだ電源ドロップ値と実際の電源ドロップ値とのずれを小さくすることができ、さらに内部レベルの均一化を容易に行うことができる優れた効果がある。

4. 図面の簡単な説明

第1図(a), (b)は本発明の一態様における原理説 明図、 第2~8図は本発明をゲートアレイに具体化した一実施例を示すものであり、

第2 図はゲートアレイにおける電源配線とセル のレイアウト図、

第3図は電源変動補償親バイアスセルと内部セルの一例を示すブロック回路図、

第4. 5 図はそれぞれ子パイアスセルの一例を示す電気回路図.


第6図はゲート回路の一例を示す電気回路図、 第7,8図はそれぞれセル位置とセル印加電圧 との関係を示すグラフ、

第9、 10 図はそれぞれ従来の電源配線を示す レイアウト図である。


圏において、

- !は蘇檬、
- 2 は内部セル領域、
- 3は内部セル、
- 4 は入出カセル領域、
- 5 は電源配線である。

第 1 図 本発明の一種祭における原理散帳図



特關平 3-250735 (5)



特別半3~250735 (6)

